TFT(Thin Film Transistor) 서브픽셀(Sub-Pixel)과 등가회로 (Equivalent Circuit)

앞선 글에서 서브픽셀 3개가 모여 하나의 픽셀(RGB)을 이룬다고 했습니다.

하나의 픽셀에 TFT가 하나가 아니라 서브픽셀 하나에 TFT가 하나라고 했습니다.

TFT 단면도 설명에는 TFT의 구조만 나왔을 뿐

하나의 TFT에 하나의 서브픽셀과 등가 회로를 통해 조금 더 디테일하게 알아야 됩니다.

우선 서브픽셀 단면도와 등가회로를 본다면, 아래의 그림과 같은 구조를 가집니다.

출처 : https://blog.naver.com/hybusnet/40049581974

서브픽셀 단면도는 하나의 서브픽셀에 하나의 TFT가 존재하고

Data 배선에 연결되 화소 전극까지 부분이 TFT 기판 영역입니다.

상판에는 컬러필터와 공통전극 BM(Black Matrix)가 있습니다.

(실제 TFT-LCD 구조보다는 간단한 구조이기에 생략된 부분이 많습니다)

디테일하게 들어가자면

 

TFT는 Data line과 Pixel electrode(화소 전극) 사이에 위치합니다,

Gate 전극에 전압을 인가시 문턱전압보다 높은 전압이 인가되면 채널이 형성되고

source/drain 사이에서 전자 이동이 가능해지고 전류가 흐르게 됩니다.

그 상태는 TFT On 상태로 보시면 됩니다.

 

화소전극(Pixal electrode)은 ITO를 사용합니다.

화소 전극과 공통 전극 사이의 전압 차이에 의해 액정을 움직이게 만들고

액정의 각도에 따라서 투과율이 조절이 됩니다.

그리고 액정을 유전층으로 하는 충전용량을 형성하게 되며 n번째 프레임에 충전된 전하를

그다음 n+1번째 프레임에서 재충전될 때까지 전압을 유지는 역할을 합니다.

 

Gate line은 TFT의 게이트 전극과 연결되어 있어

배선에 인가된 전압에 따라서 TFT의 on/off 상태를 결정합니다.

 

Date line은 TFT의 source/drain 전극 중 하나의 전극이 data 배선과 연결이 되고

다른 하나의 전극은 화소 전극과 연결이 됩니다.

일반적으로 전압이 높은 쪽이 drain이 되고, 낮은 쪽이 source가 됩니다.

매 순간 오직 하나의 TFT가 on이 되고 그 외 TFT는 off가 되어 있기 때문에

하나의 화소 전극에만 전압이 전달된다.

 

Storage Capacitance(Cst ; 축척 용량)은 보조 Capacitacne로써

Liquid Crystal Capacitor(Clc; 액정 용량)와 병렬로 연결되어 있으며,

TFT off time(다음프레임에서 재충전될 때까지) 동안에

액정 전압의 변동을 줄여주기 위한 전체 용량을 증가시키는 목적입니다.